Volumes horaires
- CM 14.0
- Projet -
- TD 6.0
- Stage -
- TP 42.0
- DS -
Crédits ECTS
Crédits ECTS 5.0
Objectif(s)
Comprendre les principes généraux des architectures matérielles, support de fonctionnement des systèmes embarqués et des applications temps réel.
- Fonctionnement des systèmes programmés: de l'application logicielle à la commande électrique.
- Optimisation: minimisation des ressources requises (capacité de calcul, de stockage, consommation énergétique, impact environnemental)
- Paradigme des interruptions: outil de base des systèmes temps réels.
- Codage d'applications complexes: ressource système d'exploitation.
Responsable(s)
Mathias VOISIN FRADIN
Contenu(s)
« Architectures matérielle et logicielle des systèmes temps-réel »
Partie fonctionnement du pilotage numérique d'un dispositif (accès aux i/o) [4hCM-6hTP]:
- structure et le fonctionnement d'un processeur, les périphériques - entrées sorties
- chaînes de développement d'un logiciel (préprocesseur-compilateur-lieur-logeur)
- mise en oeuvre sur DSP
Partie optimisation [4hCM-12hTP]:
- enjeux environnementaux et architectures évoluées
- optimisation de programmation (virgule fixe, implantation de filtres numériques, TFD)
Partie applicative (micro projet) [10hTP]:
- thème structurant : la sélectivité sur les protections d' un réseau de puissance (SMART GRIDs )
Partie système d'exploitation (os) [2hCM-4hTP]:
- multitâche (état des tâches, ordonnanceur, gestion des tâches différées)
- interractions tâches (synchronisation-sémaphores, communication-files, mutex)
- mise en œuvre expérimentale sous chaîne Code Composer Studio pour DSP et chaîne Workbench pour RTOS VxWorks
Module intégrateur « ASI/IEE/SICOM »,
Module « Electronique et signaux numériques »
Module « informatique »
Contrôle des connaissances
Session normale / First session
Evaluation Rattrapable (ER) / ER assessment :70%
(contrôles individuels en temps limité en séance / Individual tests in limited time in class)
Evaluation Non rattrapable (EN)/ EN assessment: 30%
(rapports de BE, rendus de code, démonstrations / BEreport, code submission, demonstrations
Session de rattrapage / Second session:
La note de session de rattrapage remplace la note de ER. Le EN n'est pas rattrapable/ The new mark will replace the first one (ER). No resitting for the EN exam.
70% ER + 30% EN
Calendrier
Le cours est programmé dans ces filières :
- Cursus ingénieur - Ingénieur ASI - Semestre 8
Informations complémentaires
Code de l'enseignement : 4EUS4STR
Langue(s) d'enseignement : 
Vous pouvez retrouver ce cours dans la liste de tous les cours.
Bibliographie
"real time systems" Jane W. S. Liu Prentice Hall
"structured computer organization" M. Tanenbaum Prentice Hall
'Architecture de l'ordinateur' M. Tanenbaum DUNOD
'Informatique industrielle' M. Nussbaumer Presse polytechnique (Tome I, II et III)
'Architecture des systèmes d'exploitation' M. Griffiths et M. Vayssade
'Gestion des processus industriels temps réel' Jean-Jacques MONTOIS Ellipses
